Mật độ diện tích (mg/cm2):Mật độ diện tích đề cập đến khối lượng trên một đơn vị diện tích, trong trường hợp này là (khối lượng trên một đơn vị diện tích của vùng không tính đến thể tích).
Mật độ nén chặt (g/cm3):Mật độ nén cho biết khối lượng chứa trong một đơn vị thể tích, điều này liên quan nhiều đến tính chất của vật liệu.
Độ dày:Tổng độ dày của vật liệu và lá kim loại thường được biểu thị bằng micron (μm).
Mật độ diện tích (g/cm3)= Mật độ nén chặt (mg/cm2)/ Độ dày (μm)
Các điểm chính của thiết kế mật độ diện tích pin lithium-ion:
Nói chung, khi thiết kế pin, dung lượng được xác định. Lúc này, số lớp và mật độ diện tích được xác định dựa trên dung lượng gam của vật liệu và tỷ lệ các chất hoạt động.
Ví dụ, nếu chúng ta xác định rằng mật độ hai mặt của pin là 30 mg/cm2và mật độ nén là 2,5 g/cm3, chúng ta có thể tính được độ dày của nó.
Độ dày=Mật độ diện tích / Mật độ nén =30mg.cm2/2,5 g.cm3=120 μm (không có độ dày lá)
Đơn vị của mật độ diện tích là (mg/cm2). Mật độ diện tích càng cao thì càng có nhiều vật liệu hoạt động chiếm giữ trên cùng một diện tích của điện cực và mật độ năng lượng của pin càng cao.
Giảm mật độ diện tích là cách hiệu quả nhất để thiết kế pin tốc độ cao, tăng mật độ diện tích là cách hiệu quả nhất để thiết kế pin năng lượng cao. Mật độ diện tích của điện cực càng nhỏ thì độ dày càng mỏng, có thể trực tiếp làm giảm khoảng cách khuếch tán của Li+, và thiệt hại cho cấu trúc vật liệu do ion lithium chèn và trích xuất theo chu kỳ cũng nhỏ hơn.
Hình 1- Hiệu suất sạc nhanh của pin LCO ở mật độ diện tích khác nhau
Về mặt lý thuyết, mật độ diện tích càng nhỏ thì càng có lợi cho việc cải thiện hiệu suất tốc độ. Tuy nhiên, thiết kế mật độ diện tích cũng có giới hạn thấp hơn, vì khi mật độ diện tích nhỏ đến một giá trị nhất định, các hạt lớn trong bùn không thể đi qua khuôn của máy phủ, dẫn đến trầy xước hạt, điều này cũng sẽ có tác động tiêu cực đến pin.
Ngoài ra, pin không chỉ có yêu cầu về tốc độ mà còn có yêu cầu về dung lượng. Chỉ cần giảm mật độ diện tích chắc chắn sẽ làm tăng số lớp điện cực và việc tăng số lớp cũng làm tăng rủi ro. Đối với một số cell 3C, mật độ diện tích thường được giảm để cải thiện hiệu suất tốc độ của pin. Đối với pin lưu trữ năng lượng, nhiều người sẽ chọn tăng mật độ diện tích và tăng mật độ năng lượng của cell pin.
